MASKエンジニア（設計・PDK技術部所属）

職種

回路設計

勤務地

東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル11階 もしくは日本IBM（箱崎・五反田）

年収

～1,200万円

仕事内容

Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様作成とコーディング、Fillセル設計担当。
Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成。
Kerf:
CD(Critical
Dimension
測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される
KERF
(またはフレーム/スクライブ)
内のマクロ作成。KERFエンジニアは配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も実施。
Mask
Release:マスク作成に関するスケジュール調整、後処理されたデータをマスク製造用のマスクメーカーに転送。
マスクセット全体の購買管理。

応募条件

・Re-targeting、KERF(Frame Generation)Fillの深い知識
・半導体プロセス/プロセスの前提条件/プロセスデザインルール/物理レイアウトの基本的な理解
・アドバンスドノードの物理レイアウトに関する深い知見
・Linuxオペレーティングシステムや複数言語でのプログラミング (例: Python、bash、groovy) を含むEDA環境の理解
・設計レイアウト操作スクリプトの開発経験 (理想的には IC Validatorランセットまたは Calibre SVRF)
・Dummy Fill、ブール演算、カラー処理、デザインのリターゲットなど、物理レイアウトのデザイン後のデータ処理ステップについての基本的な理解
・Cadence Virtuoso、Synopsys ICVWB または同様のツールなどの VLSI EDAツール使用経験。
・ソフトウェア エンジニアリングの自動化およびスクリプト作成の経験 (例: Linux プラットフォームでのPython および/またはシェル スクリプト)
・チーム環境でエラーをデバッグ、問題解決する能力
・先端半導体技術（14nm以下）の知識
・マスクデータ準備、インライン計測、テストチップ、光近接効果に関する知識を有したマスクテープアウトオペレーションおよびロジスティックスでの勤務を含む半導体業界での経験
マスクデータの準備、レチクルの構築と製造、レチクルフレーム構築経験
デザイン ルール チェックを含む、Cadence Synopsys などの業界標準のレイアウトチェックおよび操作ツール使用経験
・Cadence SKILLやPcell作成の知識など半導体設計レイアウトおよび電子設計自動化経験
・Cadence MaskCompose または同様のソフトウェア パッケージに関する知識
・Job Deckデータ閲覧プラットフォームMEBESの利用経験
・リソグラフィーおよびレチクルの製造プロセスに関する知識
【使用ツール】ICV Calibre Virtuoso Mask Compose ICVWB Design Review、Hot Scope等
【語学力】TOEIC 600 以上、もしくは同等程度

休日休暇

慶弔休暇　年末年始　夏期休暇　有給休暇（入社時に入社月に応じて付与、入社 6 か月後最低 10 日）　土日、祝日　創立記念日（8/10）

年間休日数

120日

就業時間

09:00～17:30

企業概要

■半導体素子、集積回路等の電子部品の研究、開発、設計、製造及び販売
■環境に配慮した省エネルギーの半導体及び半導体製造技術の研究、開発
■半導体産業を担う人材の育成・開発
【出資企業】キオクシア、ソニーグループ、ソフトバンク、デンソー、トヨタ自動車、NEC、NTT、三菱UFJ銀行

従業員数

300人